<컴퓨터 구조> 처리장치 1, 2

 

처리장치 

 

중앙처리장치 내의 요소 

 

(처리장치 / 제어장치)

 

처리장치(레지스터 세트, 산술논리연산장치(ALU) ) 

 

제어장치 

 

제어장치 => 제어신호 => 처리장치

처리장치 => 상태신호 => 제어장치 

 

                       처 | 제(신호) | 제 - 

데이터 출력  |                         | 제어 입력

                       처 | 상(신호)  | 제 - 

 

 

레지스터(기억장치), 연산에 사용되는 데이터나 연산의 결과를 저장

ALU(산술논리연산장치) = 연산을 수행(산술, 논리, 비트 연산) 

 

 

ALU는 독립적으로 데이터 처리를 하지 못하며

반드시 레지스터들과 조합하여 데이터를 처리 

 

마이크로 연산

(레지스터에 저장되어 있는 데이터에 대해 이루어지는 기본적인 연산) 

 

 

마이크로연산의 이해 

1) 레지스터 전송 마이크로 연산 (ex, R1-->R2) 

2) 산술 마이크로 연산 (사칙연산 등)

3) 논리 마이크로 연산 (논리연산) 

4) 시프트 마이크로 연산  (비트단위연산) 

 

대문자 M 은 메모리 

 

산술마이크로연산 

레지스터 내의 데이터에 대해 실행되는 산술연산

 

R0 <-- R1 + R2  

둘의 합을 R0에 저장 

 

위에 바가 씌여있으면 보수를 취해서 저장 

 

논리마이크로연산(논리연산해서 저장)

 

시프트마이크로연산(비트단위로 이동시킴)

 

처리장치 내에서 R.S(레지스터 세트)와 ALU를 이어주는 

연결장치를 'Internal bus' 내부 버스 라고 함 

 

MUX 는 출발레지스터 결정(입력)

디코더는 도착레지스터 결정(출력)