방송통신대학교 <디지털 논리회로> 1학기 중간 기말고사 대비 총정리 #2

방통대 디지털 논리회로

 

이전 포스팅에 이어서 이번에는

 

조합논리회로와 순서논리회로에 대해 다룹니다.

 

해당 부분에서 사실 완전히 이해하진 못했었습니다. 

 

다만 시험에서 중요한 부분으로 거론되는 

 

플렉서들의 종류, 조합논리회로(저장장치 없음) 순서논리회로(저장장치 있음) 각각의 종류에 따른

 

특성과 그 종류에 무슨 장치들이 있는지 위주로 정리해보려고 합니다. 

 

---

목차

 

: 조합논리회로

: 순서논리회로

: 레지스터와 카운터

: 기억장치와 PLD

---

조합논리회로와 순서논리회로 

조합논리회로

입출력을 가진 논리게이트의 집합

 

가산기와 감산기

반가산기 (2비트 가산기)

S(합) C(올림수) 로 구성된 반 가산기

X xor Y 로 이루어진 S 와 X and Y 로이루어진 C로 구성됨 

 

전가산기 (3비트 가산기)

X xor Y xor Z 로 S를 표현(합)

X and Y + (X xor Y) and Z 로 C(캐리, 올림수) 를 표현

2개의 반가산기로 구성

 

F/F (플립플롭) 

1비트의 디지털 정보를 저장함

조합논리회로 + F/F 이되면 그것을 순서논리회로라고 함

 

직렬과 병렬가산기 

직렬가산기 (속도 느림, 저렴)

전가산기 + 저장요소

 

병렬가산기 (속도 빠름) 

전가산기 여러개 연속구성 

 

반감산기 (2비트 뺄셈)

 D(차) = X xor Y

 B(빌림) = 'XY 

 

전감산기 (3비트 뺄셈) 

2개의 반감산기로 구성

D = X xor Y xor Z 

B = 'XY + '(XxorY)andZ

 

이전에 설명했듯 2진수의 감산의 경우

A - B일 때 B의 2의 보수를 더한 것과 같은 값이기때문에

효율을위해 감산기는 가산기로 구성함

 

감가산 통합의 경우 S가 0 이면 덧셈수행 / S가 1이면 뺄셈수행 (뺄셈기호를 세우면 1모양임) 

 

BCD - 3초과 변환기 / 9보수 변환기 / 패리티 발생 및 검사기

위는 어렵지 않으므로 간단하게

BCD에서 3초과로 바꿔주는것은 10에서 15는 안쓰니까 무관조건처리

 

9보수 변환기는 입력출력합이 9가 되도록

 

패리티발생은 홀수 / 짝수 각각 있는데 한비트를 더 추가해서 거기 포함된 1의 개수가 각각 홀수 짝수가 되도록 작성

이와 반대로 나온다면 오류 / 이중 패리티 검출은 X축 Y축 으로 두개 (가로축 세로축) 방향으로 하는 거 - 에러의 위치까지 파악 가능 

 

디지털시계에서 활용 가능한, 7세그먼트 표시기도 있음 참고로 

 

 

---

MSI를 활용한,

인코더 / 디코더 / 멀티플렉서 / 디멀티 플렉서 가 있는데 

그 중 

인코더와 디코더

인코더는 비부호화 된 신호를 받아

부호화된 출력을 내보낸다.

 

인코더의 예시로 8진 2진 변환기가 나옴

2의 n승 개의 입력을 받고, n개를 출력함

 

이부분이 좀 어렵다. 

 

 

멀티플렉서와 디멀티플렉서

 

멀티플렉서

입력 2의 n승 개일때, n개의 선택선과 1개의 출력을 가진다 .

 

유튜브 등을 참고해서 이해하려고했는데 

 

너무 어렵다 ㅠㅠ 

 

시간투자좀 해야할 것 같음 

 

들어볼만한 강의 

 

https://www.youtube.com/watch?v=SHxHgBTQJ2Y

 

---

순서논리회로

F/F와 조합논리회로가 합쳐진것

저장장치가 있고, 상태도를 활용(조합논리회로는 진리표를 활용)

 

플립플롭의 종류 

 

동기식 / 비동기식

 

동기식 : CLK라 불리는 신호에 동기되어 출력 발생

비동기식 : CLK와 무관 

 

래치 / 플립플롭

동작시점에 따라 나뉨

래치 : 레벨 Sensitive

F/F : edge sensitive 

 

SR 래치(-> SR래치에서 Edge sensitive하게 바꾸면 RS 플립플롭) - 비동기

 : 두개의 NOR 혹은 두개의 NAND 로 구성

 

이하는 모두 동기

D 플립플롭 

:SR의 문제인 미정상태를 해결 / S, R이 동시에 1을 갖지 않게 함

: D입력이 각각 S와 R의 입력으로 활용되고, R로 들어가는 D는 보수값(NOT)으로 들어감

 : D F/F의 다음상태는 D 입력과 같음 곧 내부에 데이터를 저장한다. 

 

JK 플립플롭

:가장많이 쓰이고, RS F/F의 문제를 개선함

: 1 1 일때 빼고는 SR 래치와 같음 . 11일때는 JK의경우 보수값이 나옴

 

-> 문제점 (지속해소 보수를 취하는 레이스 현상) -> 개선한게 (마스터 - 슬레이브 F/F) 얘는 에지트리거를 활용함 

 

T 플립플롭

 

마스터 슬레이브 F/F

 

 

관련 강의

(내일 들어보기)

 

https://www.youtube.com/watch?v=VsE2_v_UCCc

---

 

다음 포스팅 바로 가기